FPGA的电源管理

为FPGA运用设计出色电源管理方法解决方法并不是一项简易的每日任务，有关技术讨论有很多。文中一方面致力于寻找恰当解决方法并挑选最好的电源管理方法商品，另一方面则是怎样提升具体解决方法以用以FPGA。

寻找适合的电源解决方法

找寻为FPGA配电的最好解决方法并不容易。很多经销商以合适为FPGA配电的为名推销产品任何商品。为FPGA配电的DC-DC转化器挑选有什么特殊规定？实际上并不是很多。

一般而言，全部电源转化器都可以用于为FPGA配电。强烈推荐一些商品通常是根据下列客观事实：很多FPGA运用必须好几个电压轨，比如用以FPGA核心和I/O，还有可能必须另外的电压轨来用以DDR储存器。将好几个DC-DC转化器所有集成化到单独一个稳压电源集成ic中的PMIC（电源管理方法电子器件）经常是优选。

一种为特殊FPGA找寻出色配电解决的受欢迎方式是应用很多FPGA经销商都给予的已经有电源管理方法参照设计。这针对提升设计而言是一个非常好的进门方法。但该类设计通常必须改动，由于FPGA系统软件通常必须另外的电压轨和负荷，这种也必须配电。在参照设计上提高一些物品经常也是必不可少的。还有一件事必须考虑到，那便是FPGA的键入电源并不是稳定的。键入电压在较大水平上在于具体的逻辑性脉冲信号及其FPGA所建立的设计。进行对电源管理方法参照设计的改动以后，它看上去将与最开始的参照设计不一样。很有可能有些人会辩称，最好是的解决方法是压根无需电源管理方法参照设计，反而是立即将需要的电压轨和电流量键入到电源管理方法型号选择与优化工具中，比如ADI企业的 LTpowerCAD等。

图1. 根据LTpowerCAD专用工具挑选适宜的DC-DC转化器来为FPGA配电。

LTpowerCAD可以用来为每个电压轨给予电源解决方法。它还给予一系列参照设计，以让设计工作人员快速入门。LTpowerCAD可以从ADI企业官网免费下。

一旦挑选了电源构架和每个电压转化器，就要挑选适宜的无源元件来设计电源。做这件事情时，必须铭记FPGA的独特负荷规定。

他们分别是：

各类电流量要求

FPGA的具体电流量耗费在较大水平上在于应用状况。不一样的零配件和不一样的FPGA內容必须不一样的输出功率。因而，在FPGA系统软件的设计全过程中，典型性FPGA设计的最后电源规格型号必定会产生变化。FPGA生产商带来的输出功率估计专用工具有利于测算解决方法需要的输出功率级别。在搭建具体硬件配置以前，得到这种信息内容会十分有效。可是，为了更好地运用该类输出功率估计专用工具得到更有意义的結果，FPGA的设计务必最后明确，或是最少贴近最后进行。

一般而言，技术工程师设计电源时考虑到的是较大FPGA电流量。假如最后发觉具体FPGA设计必须的输出功率更少，设计工作人员便会减缩电源。

电压轨时序操纵

很多FPGA规定不一样电源电压轨以特殊次序通电。核心电压的供货通常必须先于I/O电压的供货，不然一些FPGA会被毁坏。为了防止这样的事情，电源必须按恰当的次序通电。应用规范DC-DC转化器上的也就能管脚，可以简单完成简易的通电时序操纵。殊不知，元器件关闭通常也必须时序操纵。仅实行也就能管脚时序操纵，难以获得较好的結果。更强的解决方案是应用具备高級集成化时序操纵作用的PMIC，比如ADP5014。图2选用鲜红色表明的独特电源电路控制模块适用调节通电和关闭时序。

图2. ADP5014 PMIC集成化了对灵便操纵通电/关闭时序的适用。

图3表明了运用此元器件完成的时序操纵。根据ADP5014上的延迟时间(DL)管脚可以轻轻松松调节通电和关闭时序的延迟时间。

假如应用好几个独立的电源，提升时序操纵集成ic便可完成需要的通电/关闭次序。一个事例是 LTC2924，它既能操纵DC-DC转化器的也就能管脚来开启和关掉电源，也可以推动高档N断面MOSFET来将FPGA与某一电压轨联接和断掉。

图3. 好几个FPGA电源电压的开启和关闭次序。

电压轨简单升高

除开电压时序以外，运行全过程中还很有可能规定电压简单升高。这代表着电压仅线形升高，如下图4中的电压A所显示。此图内的电压B是电压非简单升高的事例。在运行全过程中，当电压升高到一定电平常负荷逐渐放大电流量，便会产生这样的事情。避免这样的事情的一种方法是增加电源的软起动時间，并挑选可以迅速给予很多电流量的电源转化器。

图4. 电压A简单升高，电压B非简单升高。

迅速电源磁法勘探

FPGA的另一个特征是它会十分快速地逐渐提取很多电流量。这会在电源上导致很高的负荷磁法勘探。出自于这一缘故，很多FPGA必须大批量的键入电压去耦。瓷器电容十分挨近地用在元器件的VCORE和GND管脚中间。达到1 mF的值十分普遍。这般高电容有利于减轻对电源给予十分高峰期值电流量的要求。可是，很多电源开关稳压电源和LDO要求了较大导出电容。FPGA的键入电容规定很有可能超出电源容许的最高导出电容。

电源不太喜欢十分大的导出电容，由于在起动期内，电源开关稳压电源的导出电容来看好像短路故障的。对于此事问题有一个解决方案。较长的软起动時间可以让大电容组下的电压平稳地上升，电源不容易进到短路故障过流保护方式。

图5. 许多FPGA的键入电容规定。

一些电源转化器不太喜欢过大导出电容的另一个因素是该电容值用变成调整环城路的一部分。集成化环城路赔偿的转化器不允许导出电容过大，以避免稳压电源的环城路不稳定。在高档意见反馈电阻器上应用前馈控制电容经常可以危害操纵环城路，如下图6所显示。

图6. 当沒有环城路赔偿管脚可以用时，运用前馈控制电容可以调整操纵环城路。

对于电源的负荷磁法勘探和运行个人行为，开发环境链（包含LTpower-CAD，尤其是LTspice）十分有协助。该软件可以不错的模型和模拟仿真，进而高效完成FPGA的大键入电容与电源的导出电容的去耦。图6展现了这一定义。尽管POL（负荷端）电源的部位通常挨近负荷，但在电源和FPGA键入电容中间经常存有一些PCB布线。当电路板上有好几个彼此之间邻近的FPGA键入电容时，离电源比较远的这些电容对电源开环传递函数的危害较小，由于他们中间不存有一些电阻器，还存有寄生布线电感器。这种寄生电感器容许FPGA的键入电容超过电源导出电容的较大限制值，即使全部电容都联接到电路板上的同一连接点也可以。在LTspice中，可以将寄生布线电感器加上到电路原理图中，而且可以仿真模拟这种危害。当电源电路模型中包括充足的寄生元器件时，模拟仿真結果贴近具体結果。

图7. 电源导出电容与FPGA键入电容中间的寄生去耦。

电压精密度

FPGA电源的电压精密度通常规定十分高。3%的转变输出精度带是非常普遍的。比如，为使0.85 V的Stratix V核心电压轨维持在3%的电压精密度对话框内，规定所有输出精度带仅为25.5 mV。这一小窗口包含负荷磁法勘探后的电压转变及其直流电精密度。一样，针对该类严格管理，包含LTpowerCAD和LTspice以内的可以用电源专用工具链在电源设计全过程中特别关键。

最终一点提议是有关FPGA键入电容的挑选。为了更好地迅速给予大电流量，通常挑选瓷器电容。该类电容很合适这类主要用途，但必须当心挑选，使其真正电容值不随直流电偏置电压而降低。一些瓷器电容，尤其是Y5U型，当直流电偏置电压贴近其较大额定值直流电电压时，其真正电容值用减少到仅有允差值的20%。